aboutsummaryrefslogtreecommitdiff
diff options
context:
space:
mode:
authorThales Fragoso <[email protected]>2021-02-17 19:35:00 -0300
committerThales Fragoso <[email protected]>2021-02-17 19:41:23 -0300
commite16e3780fd16929eec3b1b62942c6dffcfe90711 (patch)
tree515b0f7f6f40d01fd8554a116108a0862cb4a4de
parentfc7977bd9ac0a2c58942bbd3987230a3c7066a9b (diff)
Add missing interrupts for stm32f4
Diffstat
-rw-r--r--embassy-stm32f4/src/interrupt.rs711
1 files changed, 711 insertions, 0 deletions
diff --git a/embassy-stm32f4/src/interrupt.rs b/embassy-stm32f4/src/interrupt.rs
index 8336df7d2..4ecc76254 100644
--- a/embassy-stm32f4/src/interrupt.rs
+++ b/embassy-stm32f4/src/interrupt.rs
@@ -250,6 +250,155 @@ mod irqs {
250 // declare!(DMA2D); 250 // declare!(DMA2D);
251} 251}
252 252
253#[cfg(feature = "stm32f407")]
254mod irqs {
255 use super::*;
256
257 declare!(WWDG);
258 declare!(PVD);
259 declare!(TAMP_STAMP);
260 declare!(RTC_WKUP);
261 declare!(RCC);
262 declare!(EXTI0);
263 declare!(EXTI1);
264 declare!(EXTI2);
265 declare!(EXTI3);
266 declare!(EXTI4);
267 declare!(DMA1_STREAM0);
268 declare!(DMA1_STREAM1);
269 declare!(DMA1_STREAM2);
270 declare!(DMA1_STREAM3);
271 declare!(DMA1_STREAM4);
272 declare!(DMA1_STREAM5);
273 declare!(DMA1_STREAM6);
274 declare!(ADC);
275 declare!(CAN1_TX);
276 declare!(CAN1_RX0);
277 declare!(CAN1_RX1);
278 declare!(CAN1_SCE);
279 declare!(EXTI9_5);
280 declare!(TIM1_BRK_TIM9);
281 declare!(TIM1_UP_TIM10);
282 declare!(TIM1_TRG_COM_TIM11);
283 declare!(TIM1_CC);
284 declare!(TIM2);
285 declare!(TIM3);
286 declare!(TIM4);
287 declare!(I2C1_EV);
288 declare!(I2C1_ER);
289 declare!(I2C2_EV);
290 declare!(I2C2_ER);
291 declare!(SPI1);
292 declare!(SPI2);
293 declare!(USART1);
294 declare!(USART2);
295 declare!(USART3);
296 declare!(EXTI15_10);
297 declare!(RTC_ALARM);
298 declare!(OTG_FS_WKUP);
299 declare!(TIM8_BRK_TIM12);
300 declare!(TIM8_UP_TIM13);
301 declare!(TIM8_TRG_COM_TIM14);
302 declare!(TIM8_CC);
303 declare!(DMA1_STREAM7);
304 declare!(FSMC);
305 declare!(SDIO);
306 declare!(TIM5);
307 declare!(SPI3);
308 declare!(UART4);
309 declare!(UART5);
310 declare!(TIM6_DAC);
311 declare!(TIM7);
312 declare!(DMA2_STREAM0);
313 declare!(DMA2_STREAM1);
314 declare!(DMA2_STREAM2);
315 declare!(DMA2_STREAM3);
316 declare!(DMA2_STREAM4);
317 declare!(ETH);
318 declare!(ETH_WKUP);
319 declare!(CAN2_TX);
320 declare!(CAN2_RX0);
321 declare!(CAN2_RX1);
322 declare!(CAN2_SCE);
323 declare!(OTG_FS);
324 declare!(DMA2_STREAM5);
325 declare!(DMA2_STREAM6);
326 declare!(DMA2_STREAM7);
327 declare!(USART6);
328 declare!(I2C3_EV);
329 declare!(I2C3_ER);
330 declare!(OTG_HS_EP1_OUT);
331 declare!(OTG_HS_EP1_IN);
332 declare!(OTG_HS_WKUP);
333 declare!(OTG_HS);
334 declare!(DCMI);
335 declare!(CRYP);
336 declare!(HASH_RNG);
337 declare!(FPU);
338 declare!(LCD_TFT);
339 declare!(LCD_TFT_1);
340}
341
342#[cfg(feature = "stm32f410")]
343mod irqs {
344 use super::*;
345
346 declare!(WWDG);
347 declare!(PVD);
348 declare!(TAMP_STAMP);
349 declare!(RTC_WKUP);
350 declare!(FLASH);
351 declare!(RCC);
352 declare!(EXTI0);
353 declare!(EXTI1);
354 declare!(EXTI2);
355 declare!(EXTI3);
356 declare!(EXTI4);
357 declare!(DMA1_STREAM0);
358 declare!(DMA1_STREAM1);
359 declare!(DMA1_STREAM2);
360 declare!(DMA1_STREAM3);
361 declare!(DMA1_STREAM4);
362 declare!(DMA1_STREAM5);
363 declare!(DMA1_STREAM6);
364 declare!(ADC);
365 declare!(EXTI9_5);
366 declare!(TIM1_BRK_TIM9);
367 declare!(PWM1_UP);
368 declare!(TIM1_TRG_COM_TIM11);
369 declare!(TIM1_CC);
370 declare!(I2C1_EV);
371 declare!(I2C1_ER);
372 declare!(I2C2_EV);
373 declare!(I2C2_ER);
374 declare!(SPI1);
375 declare!(SPI2);
376 declare!(USART1);
377 declare!(USART2);
378 declare!(EXTI15_10);
379 declare!(RTC_ALARM);
380 declare!(DMA1_STREAM7);
381 declare!(TIM5);
382 declare!(TIM6_DAC1);
383 declare!(DMA2_STREAM0);
384 declare!(DMA2_STREAM1);
385 declare!(DMA2_STREAM2);
386 declare!(DMA2_STREAM3);
387 declare!(DMA2_STREAM4);
388 declare!(EXTI19);
389 declare!(DMA2_STREAM5);
390 declare!(DMA2_STREAM6);
391 declare!(DMA2_STREAM7);
392 declare!(USART6);
393 declare!(EXTI20);
394 declare!(RNG);
395 declare!(FPU);
396 declare!(SPI5);
397 declare!(I2C4_EV);
398 declare!(I2C4_ER);
399 declare!(LPTIM1);
400}
401
253#[cfg(feature = "stm32f411")] 402#[cfg(feature = "stm32f411")]
254mod irqs { 403mod irqs {
255 use super::*; 404 use super::*;
@@ -313,4 +462,566 @@ mod irqs {
313 declare!(SPI5); 462 declare!(SPI5);
314} 463}
315 464
465#[cfg(feature = "stm32f412")]
466mod irqs {
467 use super::*;
468
469 declare!(WWDG);
470 declare!(PVD);
471 declare!(TAMP_STAMP);
472 declare!(RTC_WKUP);
473 declare!(FLASH);
474 declare!(RCC);
475 declare!(EXTI0);
476 declare!(EXTI1);
477 declare!(EXTI2);
478 declare!(EXTI3);
479 declare!(EXTI4);
480 declare!(DMA1_STREAM0);
481 declare!(DMA1_STREAM1);
482 declare!(DMA1_STREAM2);
483 declare!(DMA1_STREAM3);
484 declare!(DMA1_STREAM4);
485 declare!(DMA1_STREAM5);
486 declare!(DMA1_STREAM6);
487 declare!(ADC);
488 declare!(CAN1_TX);
489 declare!(CAN1_RX0);
490 declare!(CAN1_RX1);
491 declare!(CAN1_SCE);
492 declare!(EXTI9_5);
493 declare!(TIM1_BRK_TIM9);
494 declare!(TIM1_UP_TIM10);
495 declare!(TIM1_TRG_COM_TIM11);
496 declare!(TIM1_CC);
497 declare!(TIM2);
498 declare!(TIM3);
499 declare!(TIM4);
500 declare!(I2C1_EV);
501 declare!(I2C1_ER);
502 declare!(I2C2_EV);
503 declare!(I2C2_ER);
504 declare!(SPI1);
505 declare!(SPI2);
506 declare!(USART1);
507 declare!(USART2);
508 declare!(USART3);
509 declare!(EXTI15_10);
510 declare!(RTC_ALARM);
511 declare!(OTG_FS_WKUP);
512 declare!(TIM12);
513 declare!(TIM13);
514 declare!(TIM14);
515 declare!(TIM8_CC);
516 declare!(DMA1_STREAM7);
517 declare!(FSMC);
518 declare!(SDIO);
519 declare!(TIM5);
520 declare!(SPI3);
521 declare!(TIM6_DACUNDER);
522 declare!(TIM7);
523 declare!(DMA2_STREAM0);
524 declare!(DMA2_STREAM1);
525 declare!(DMA2_STREAM2);
526 declare!(DMA2_STREAM3);
527 declare!(DMA2_STREAM4);
528 declare!(DFSDM1_FLT0);
529 declare!(DFSDM1_FLT1);
530 declare!(CAN2_TX);
531 declare!(CAN2_RX0);
532 declare!(CAN2_RX1);
533 declare!(CAN2_SCE);
534 declare!(OTG_FS);
535 declare!(DMA2_STREAM5);
536 declare!(DMA2_STREAM6);
537 declare!(DMA2_STREAM7);
538 declare!(USART6);
539 declare!(I2C3_EV);
540 declare!(I2C3_ER);
541 declare!(HASH_RNG);
542 declare!(FPU);
543 declare!(SPI4);
544 declare!(SPI5);
545 declare!(QUAD_SPI);
546 declare!(I2CFMP1_EVENT);
547 declare!(I2CFMP1_ERROR);
548}
549
550#[cfg(feature = "stm32f413")]
551mod irqs {
552 use super::*;
553
554 declare!(PVD);
555 declare!(TAMP_STAMP);
556 declare!(RTC_WKUP);
557 declare!(FLASH);
558 declare!(RCC);
559 declare!(EXTI0);
560 declare!(EXTI1);
561 declare!(EXTI2);
562 declare!(EXTI3);
563 declare!(EXTI4);
564 declare!(DMA1_STREAM0);
565 declare!(DMA1_STREAM1);
566 declare!(DMA1_STREAM2);
567 declare!(DMA1_STREAM3);
568 declare!(DMA1_STREAM4);
569 declare!(DMA1_STREAM5);
570 declare!(DMA1_STREAM6);
571 declare!(ADC);
572 declare!(CAN1_TX);
573 declare!(CAN1_RX0);
574 declare!(CAN1_RX1);
575 declare!(CAN1_SCE);
576 declare!(EXTI9_5);
577 declare!(TIM1_BRK_TIM9);
578 declare!(TIM1_UP_TIM10);
579 declare!(TIM1_TRG_COM_TIM11);
580 declare!(TIM1_CC);
581 declare!(TIM2);
582 declare!(TIM3);
583 declare!(TIM4);
584 declare!(I2C1_EVT);
585 declare!(I2C1_ERR);
586 declare!(I2C2_EVT);
587 declare!(I2C2_ERR);
588 declare!(SPI1);
589 declare!(SPI2);
590 declare!(USART1);
591 declare!(USART2);
592 declare!(USART3);
593 declare!(EXTI15_10);
594 declare!(EXTI17_RTC_ALARM);
595 declare!(TIM8_BRK_TIM12);
596 declare!(TIM8_UP_TIM13);
597 declare!(TIM8_TRG_COM_TIM14);
598 declare!(TIM8_CC);
599 declare!(DMA1_STREAM7);
600 declare!(FSMC);
601 declare!(SDIO);
602 declare!(TIM5);
603 declare!(SPI3);
604 declare!(USART4);
605 declare!(UART5);
606 declare!(TIM6_GLB_IT_DAC1_DAC2);
607 declare!(TIM7);
608 declare!(DMA2_STREAM0);
609 declare!(DMA2_STREAM1);
610 declare!(DMA2_STREAM2);
611 declare!(DMA2_STREAM3);
612 declare!(DMA2_STREAM4);
613 declare!(DFSDM1_FLT0);
614 declare!(DFSDM1_FLT1);
615 declare!(CAN2_TX);
616 declare!(CAN2_RX0);
617 declare!(CAN2_RX1);
618 declare!(CAN2_SCE);
619 declare!(OTG_FS);
620 declare!(DMA2_STREAM5);
621 declare!(DMA2_STREAM6);
622 declare!(DMA2_STREAM7);
623 declare!(USART6);
624 declare!(I2C3_EV);
625 declare!(I2C3_ER);
626 declare!(CAN3_TX);
627 declare!(CAN3_RX0);
628 declare!(CAN3_RX1);
629 declare!(CAN3_SCE);
630 declare!(CRYPTO);
631 declare!(RNG);
632 declare!(FPU);
633 declare!(USART7);
634 declare!(USART8);
635 declare!(SPI4);
636 declare!(SPI5);
637 declare!(SAI1);
638 declare!(UART9);
639 declare!(UART10);
640 declare!(QUADSPI);
641 declare!(I2CFMP1EVENT);
642 declare!(I2CFMP1ERROR);
643 declare!(LPTIM1_OR_IT_EIT_23);
644 declare!(DFSDM2_FILTER1);
645 declare!(DFSDM2_FILTER2);
646 declare!(DFSDM2_FILTER3);
647 declare!(DFSDM2_FILTER4);
648}
649
650#[cfg(feature = "stm32f427")]
651mod irqs {
652 use super::*;
653
654 declare!(WWDG);
655 declare!(PVD);
656 declare!(TAMP_STAMP);
657 declare!(RTC_WKUP);
658 declare!(FLASH);
659 declare!(RCC);
660 declare!(EXTI0);
661 declare!(EXTI1);
662 declare!(EXTI2);
663 declare!(EXTI3);
664 declare!(EXTI4);
665 declare!(DMA1_STREAM0);
666 declare!(DMA1_STREAM1);
667 declare!(DMA1_STREAM2);
668 declare!(DMA1_STREAM3);
669 declare!(DMA1_STREAM4);
670 declare!(DMA1_STREAM5);
671 declare!(DMA1_STREAM6);
672 declare!(ADC);
673 declare!(CAN1_TX);
674 declare!(CAN1_RX0);
675 declare!(CAN1_RX1);
676 declare!(CAN1_SCE);
677 declare!(EXTI9_5);
678 declare!(TIM1_BRK_TIM9);
679 declare!(TIM1_UP_TIM10);
680 declare!(TIM1_TRG_COM_TIM11);
681 declare!(TIM1_CC);
682 declare!(TIM2);
683 declare!(TIM3);
684 declare!(TIM4);
685 declare!(I2C1_EV);
686 declare!(I2C1_ER);
687 declare!(I2C2_EV);
688 declare!(I2C2_ER);
689 declare!(SPI1);
690 declare!(SPI2);
691 declare!(USART1);
692 declare!(USART2);
693 declare!(USART3);
694 declare!(EXTI15_10);
695 declare!(RTC_ALARM);
696 declare!(OTG_FS_WKUP);
697 declare!(TIM8_BRK_TIM12);
698 declare!(TIM8_UP_TIM13);
699 declare!(TIM8_TRG_COM_TIM14);
700 declare!(TIM8_CC);
701 declare!(DMA1_STREAM7);
702 declare!(FMC);
703 declare!(SDIO);
704 declare!(TIM5);
705 declare!(SPI3);
706 declare!(UART4);
707 declare!(UART5);
708 declare!(TIM6_DAC);
709 declare!(TIM7);
710 declare!(DMA2_STREAM0);
711 declare!(DMA2_STREAM1);
712 declare!(DMA2_STREAM2);
713 declare!(DMA2_STREAM3);
714 declare!(DMA2_STREAM4);
715 declare!(ETH);
716 declare!(ETH_WKUP);
717 declare!(CAN2_TX);
718 declare!(CAN2_RX0);
719 declare!(CAN2_RX1);
720 declare!(CAN2_SCE);
721 declare!(OTG_FS);
722 declare!(DMA2_STREAM5);
723 declare!(DMA2_STREAM6);
724 declare!(DMA2_STREAM7);
725 declare!(USART6);
726 declare!(I2C3_EV);
727 declare!(I2C3_ER);
728 declare!(OTG_HS_EP1_OUT);
729 declare!(OTG_HS_EP1_IN);
730 declare!(OTG_HS_WKUP);
731 declare!(OTG_HS);
732 declare!(DCMI);
733 declare!(CRYP);
734 declare!(HASH_RNG);
735 declare!(FPU);
736 declare!(UART7);
737 declare!(UART8);
738 declare!(SPI4);
739 declare!(SPI5);
740 declare!(SPI6);
741 declare!(LCD_TFT);
742 declare!(LCD_TFT_1);
743}
744
745#[cfg(feature = "stm32f429")]
746mod irqs {
747 use super::*;
748
749 declare!(WWDG);
750 declare!(PVD);
751 declare!(TAMP_STAMP);
752 declare!(RTC_WKUP);
753 declare!(FLASH);
754 declare!(RCC);
755 declare!(EXTI0);
756 declare!(EXTI1);
757 declare!(EXTI2);
758 declare!(EXTI3);
759 declare!(EXTI4);
760 declare!(DMA1_STREAM0);
761 declare!(DMA1_STREAM1);
762 declare!(DMA1_STREAM2);
763 declare!(DMA1_STREAM3);
764 declare!(DMA1_STREAM4);
765 declare!(DMA1_STREAM5);
766 declare!(DMA1_STREAM6);
767 declare!(ADC);
768 declare!(CAN1_TX);
769 declare!(CAN1_RX0);
770 declare!(CAN1_RX1);
771 declare!(CAN1_SCE);
772 declare!(EXTI9_5);
773 declare!(TIM1_BRK_TIM9);
774 declare!(TIM1_UP_TIM10);
775 declare!(TIM1_TRG_COM_TIM11);
776 declare!(TIM1_CC);
777 declare!(TIM2);
778 declare!(TIM3);
779 declare!(TIM4);
780 declare!(I2C1_EV);
781 declare!(I2C1_ER);
782 declare!(I2C2_EV);
783 declare!(I2C2_ER);
784 declare!(SPI1);
785 declare!(SPI2);
786 declare!(USART1);
787 declare!(USART2);
788 declare!(USART3);
789 declare!(EXTI15_10);
790 declare!(RTC_ALARM);
791 declare!(OTG_FS_WKUP);
792 declare!(TIM8_BRK_TIM12);
793 declare!(TIM8_UP_TIM13);
794 declare!(TIM8_TRG_COM_TIM14);
795 declare!(TIM8_CC);
796 declare!(DMA1_STREAM7);
797 declare!(FMC);
798 declare!(SDIO);
799 declare!(TIM5);
800 declare!(SPI3);
801 declare!(UART4);
802 declare!(UART5);
803 declare!(TIM6_DAC);
804 declare!(TIM7);
805 declare!(DMA2_STREAM0);
806 declare!(DMA2_STREAM1);
807 declare!(DMA2_STREAM2);
808 declare!(DMA2_STREAM3);
809 declare!(DMA2_STREAM4);
810 declare!(ETH);
811 declare!(ETH_WKUP);
812 declare!(CAN2_TX);
813 declare!(CAN2_RX0);
814 declare!(CAN2_RX1);
815 declare!(CAN2_SCE);
816 declare!(OTG_FS);
817 declare!(DMA2_STREAM5);
818 declare!(DMA2_STREAM6);
819 declare!(DMA2_STREAM7);
820 declare!(USART6);
821 declare!(I2C3_EV);
822 declare!(I2C3_ER);
823 declare!(OTG_HS_EP1_OUT);
824 declare!(OTG_HS_EP1_IN);
825 declare!(OTG_HS_WKUP);
826 declare!(OTG_HS);
827 declare!(DCMI);
828 declare!(CRYP);
829 declare!(HASH_RNG);
830 declare!(FPU);
831 declare!(UART7);
832 declare!(UART8);
833 declare!(SPI4);
834 declare!(SPI5);
835 declare!(SPI6);
836 declare!(SAI1);
837 declare!(LCD_TFT);
838 declare!(LCD_TFT_1);
839 declare!(DMA2D);
840}
841
842#[cfg(feature = "stm32f446")]
843mod irqs {
844 use super::*;
845
846 declare!(WWDG);
847 declare!(TAMP_STAMP);
848 declare!(RTC_WKUP);
849 declare!(FLASH);
850 declare!(RCC);
851 declare!(EXTI0);
852 declare!(EXTI1);
853 declare!(EXTI2);
854 declare!(EXTI3);
855 declare!(EXTI4);
856 declare!(DMA1_STREAM0);
857 declare!(DMA1_STREAM1);
858 declare!(DMA1_STREAM2);
859 declare!(DMA1_STREAM3);
860 declare!(DMA1_STREAM4);
861 declare!(DMA1_STREAM5);
862 declare!(DMA1_STREAM6);
863 declare!(ADC);
864 declare!(CAN1_TX);
865 declare!(CAN1_RX0);
866 declare!(CAN1_RX1);
867 declare!(CAN1_SCE);
868 declare!(EXTI9_5);
869 declare!(TIM1_BRK_TIM9);
870 declare!(TIM1_UP_TIM10);
871 declare!(TIM1_TRG_COM_TIM11);
872 declare!(TIM1_CC);
873 declare!(TIM2);
874 declare!(TIM3);
875 declare!(TIM4);
876 declare!(I2C1_EV);
877 declare!(I2C1_ER);
878 declare!(I2C2_EV);
879 declare!(I2C2_ER);
880 declare!(SPI1);
881 declare!(SPI2);
882 declare!(USART1);
883 declare!(USART2);
884 declare!(USART3);
885 declare!(EXTI15_10);
886 declare!(RTC_ALARM);
887 declare!(OTG_FS_WKUP);
888 declare!(TIM8_BRK_TIM12);
889 declare!(TIM8_UP_TIM13);
890 declare!(TIM8_TRG_COM_TIM14);
891 declare!(TIM8_CC);
892 declare!(DMA1_STREAM7);
893 declare!(FMC);
894 declare!(SDIO);
895 declare!(TIM5);
896 declare!(SPI3);
897 declare!(UART4);
898 declare!(UART5);
899 declare!(TIM6_DAC);
900 declare!(TIM7);
901 declare!(DMA2_STREAM0);
902 declare!(DMA2_STREAM1);
903 declare!(DMA2_STREAM2);
904 declare!(DMA2_STREAM3);
905 declare!(DMA2_STREAM4);
906 declare!(ETH);
907 declare!(ETH_WKUP);
908 declare!(CAN2_TX);
909 declare!(CAN2_RX0);
910 declare!(CAN2_RX1);
911 declare!(CAN2_SCE);
912 declare!(OTG_FS);
913 declare!(DMA2_STREAM5);
914 declare!(DMA2_STREAM6);
915 declare!(DMA2_STREAM7);
916 declare!(USART6);
917 declare!(I2C3_EV);
918 declare!(I2C3_ER);
919 declare!(DCMI);
920 declare!(FPU);
921 declare!(UART7);
922 declare!(UART8);
923 declare!(SPI4);
924 declare!(LCD_TFT);
925 declare!(LCD_TFT_1);
926}
927
928#[cfg(feature = "stm32f469")]
929mod irqs {
930 use super::*;
931
932 declare!(WWDG);
933 declare!(PVD);
934 declare!(TAMP_STAMP);
935 declare!(RTC_WKUP);
936 declare!(FLASH);
937 declare!(RCC);
938 declare!(EXTI0);
939 declare!(EXTI1);
940 declare!(EXTI2);
941 declare!(EXTI3);
942 declare!(EXTI4);
943 declare!(DMA1_STREAM0);
944 declare!(DMA1_STREAM1);
945 declare!(DMA1_STREAM2);
946 declare!(DMA1_STREAM3);
947 declare!(DMA1_STREAM4);
948 declare!(DMA1_STREAM5);
949 declare!(DMA1_STREAM6);
950 declare!(ADC);
951 declare!(CAN1_TX);
952 declare!(CAN1_RX0);
953 declare!(CAN1_RX1);
954 declare!(CAN1_SCE);
955 declare!(EXTI9_5);
956 declare!(TIM1_BRK_TIM9);
957 declare!(TIM1_UP_TIM10);
958 declare!(TIM1_TRG_COM_TIM11);
959 declare!(TIM1_CC);
960 declare!(TIM2);
961 declare!(TIM3);
962 declare!(TIM4);
963 declare!(I2C1_EV);
964 declare!(I2C1_ER);
965 declare!(I2C2_EV);
966 declare!(I2C2_ER);
967 declare!(SPI1);
968 declare!(SPI2);
969 declare!(USART1);
970 declare!(USART2);
971 declare!(USART3);
972 declare!(EXTI15_10);
973 declare!(RTC_ALARM);
974 declare!(OTG_FS_WKUP);
975 declare!(TIM8_BRK_TIM12);
976 declare!(TIM8_UP_TIM13);
977 declare!(TIM8_TRG_COM_TIM14);
978 declare!(TIM8_CC);
979 declare!(DMA1_STREAM7);
980 declare!(FMC);
981 declare!(SDIO);
982 declare!(TIM5);
983 declare!(SPI3);
984 declare!(UART4);
985 declare!(UART5);
986 declare!(TIM6_DAC);
987 declare!(TIM7);
988 declare!(DMA2_STREAM0);
989 declare!(DMA2_STREAM1);
990 declare!(DMA2_STREAM2);
991 declare!(DMA2_STREAM3);
992 declare!(DMA2_STREAM4);
993 declare!(ETH);
994 declare!(ETH_WKUP);
995 declare!(CAN2_TX);
996 declare!(CAN2_RX0);
997 declare!(CAN2_RX1);
998 declare!(CAN2_SCE);
999 declare!(OTG_FS);
1000 declare!(DMA2_STREAM5);
1001 declare!(DMA2_STREAM6);
1002 declare!(DMA2_STREAM7);
1003 declare!(USART6);
1004 declare!(I2C3_EV);
1005 declare!(I2C3_ER);
1006 declare!(OTG_HS_EP1_OUT);
1007 declare!(OTG_HS_EP1_IN);
1008 declare!(OTG_HS_WKUP);
1009 declare!(OTG_HS);
1010 declare!(DCMI);
1011 declare!(CRYP);
1012 declare!(HASH_RNG);
1013 declare!(FPU);
1014 declare!(UART7);
1015 declare!(UART8);
1016 declare!(SPI4);
1017 declare!(SPI5);
1018 declare!(SPI6);
1019 declare!(SAI1);
1020 declare!(LCD_TFT);
1021 declare!(LCD_TFT_1);
1022 declare!(DMA2D);
1023 declare!(QUADSPI);
1024 declare!(DSIHOST);
1025}
1026
316pub use irqs::*; 1027pub use irqs::*;
generated by cgit (git 2.34.1) at 2026-04-06 22:33:46 +0000